La bascule JK comporte deux bascules montées en cascade. L'une est considérée comme étant maîtresse maître et l'autre comme étant esclave. Pendant que la bascule esclave reste bloquée, la bascule maître change d'état sur un front montant d'horloge. La bascule JK comporte quatre (voire cinq) entrées et deux sorties:
Les entrées J et K permettent de maintenir la bascule stable. L'entrée H est l'entrée d'horloge
L'entrée Clear (CLR) permet la remise à 0 de la bascule
L'entrée Preset (PR) permet la remise à 1 de la bascule
Q et désignent les sorties. L'un des avantages de la bascule JK, ce qu'elle permet d'éviter l'état interdit qu'on rencontre dans la bascule RS. Exemple de réalisation d'une bascule JK a base de portes NAND
Symbole:
a) Bascule JK à front descendant b) bascule JK a front montant
NB: Bien que dans les symboles, on n'a pas mis les entrées CLR et PR, rien ne vous empêche de les mettre. Fonctionnement:
Pour J=K=0, le signal d'horloge est sans effet. Les sorties conservent l'état logique précédent.
Cours Bascule Jk Et Al 2017
Définition: La bascule J-K permet de lever l'ambiguïté (Interdit) qui existe dans le cas de la bascule RS (R=S=1). Ceci peut être obtenu en asservissant les entrées R et S aux sorties Q et selon le schéma logique indiqué. Nous avons alors pour les signaux R et S: Ce qui permet de construire la table de vérité de la bascule JK: Nous constaterons que nous ne rencontrons jamais la combinaison R=S=1. Cette table peut se résumer sous la forme suivante: Logigramme (Porte NAND): Définition: Synchronisation de la bascule JK: JKH Cette bascule est bloquée lorsque H=0, et elle fonctionne comme la bascule JK lorsque H=1 Entrée Préset/Clear: Les entrées asynchrones (car à utiliser en absence de signal d'horloge, lorsque H = 0) Pr (Preset) et Clr (Clear) permettent d'assigner l'état initial de la bascule à 0 ou à fonctionnement normal ces deux entrées doivent être maintenues à 1. Lorsque le signal d'horloge est à 0 nous avons la table de vérité suivante: Pr Clr Q 0 0 - (interdit) 0 1 1 (mise à 1) 1 0 0 (Mise à 0) 1 1 Q (pas d'effet) Logigramme Bascule JKH:
Les deux regroupements figurant dans ce tableau permettent de
trouver l'équation logique de S suivante:
S = J
+ Q
En utilisant des portes NAND,
le circuit combinatoire suivant (figure 33) peut fournir le signal S:
3. 3. - EXAMEN
DES QUATRE MODES DE FONCTIONNEMENT D'APRÈS LA TABLE DE VÉRITÉ DE LA FIGURE
31-a
Si J = 0 et K = 0, alors S = D = Q. Cela
signifie que l'état logique présent en D
est le même que celui de la sortie Q. Il ne peut donc y avoir de basculement au moment du front actif de l'horloge
et l'état des sorties Q et
reste inchangé. Si J = 0 et K = 1, alors S = D = 0. L'état
logique que mémorise la bascule JK lors du front actif de l'horloge est l'état logique 0. C'est la remise à 0 de la bascule qui s'effectue donc de façon synchrone par opposition à l'entrée CLEAR
qui elle, est prioritaire et asynchrone. Si J = 1 et K = 0, alors S = D = 1. L'état
logique que mémorise la bascule JK lors du front actif de l'horloge est l'état logique 1. C'est la remise à 1 de la bascule qui est également synchrone.